PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000244309 A

(43) Date of publication of application: 08 . 09 . 00

(51) Int. CI

H03L 7/00 H03L 7/06

(21) Application number: 11040499

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 18 . 02 . 99

(72) Inventor:

IWAMI KOICHI


(54) CLOCK GENERATING CIRCUIT AND SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the transient time until a stable output clock is obtained.

SOLUTION: In this clock generating circuit receiving a reset signal PLL- RST, a computing element 12 measures the period of the input clock IN and calculates a count for synchronization between a delay clock DL-PUT and an input clock IN on the basis of the measured period and sets the count to a counter 13. Subsequently, the counter 13 changes its count stepwise on the basis of an output signal from a phase comparator 18. After the computing element 12 sets the count of the counter 13, a computing element 30 calculates a count for synchronization between an output clock PLL-OUT and the input clock IN and sets the count to a counter 31. The counter 31 stepwise changes its count on the basis of an output signal from a phase comparator 35 so long as two phases compared by the phase comparator 18 are coincident.

COPYRIGHT: (C)2000,JPO



(19)日本国特許庁(JP)

7/06

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-244309 (P2000-244309A)

(43)公開日 平成12年9月8日(2000.9.8)

(51) Int.Cl.⁷ H 0 3 L 7/00 識別記号

FΙ

テーマコート*(参考)

H03L

D 5J106

J

審査請求 未請求 請求項の数18 OL (全 22 頁)

(21)出願番号

特願平11-40499

(22)出顧日

(.<u>.</u>.

平成11年2月18日(1999.2.18)

(71)出頭人 000006013

7/00

7/06

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 石見 幸一

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089233

弁理士 吉田 茂明 (外2名)

Fターム(参考) 5J106 AA03 AA05 CC21 CC52 CC54

CC59 DD17 DD24 DD39 DD42

DD44 DD46 DD48 EE08 GG13


HHO2 KKO3

(54) 【発明の名称】 クロック生成回路および半導体装置

(57)【要約】

【課題】 安定した出力クロックが得られるまでの過渡 的な時間を短縮する。

【解決手段】 リセット信号PLL-RSTが入力されると、演算器12は、バルスカウンタ9で入力クロックINの周期を計測し、その値にもとづいて、遅延クロックDL-OUTと入力クロックINが同期するための計数値を算出し、カウンタ13へ設定する。カウンタ13は、その後は、位相比較器18の出力信号にもとづいて、計数値を段階的に変化させる。カウンタ13の計数値が演算器12によって設定された後に、演算器30は、出力クロックPLL-OUTと入力クロックINが同期するための計数値を算出し、カウンタ31へ設定する。カウンタ31は、その後は、位相比較器18が比較する二つの位相が一致しているときに限り、位相比較器35の出力信号にもとづいて、計数値を段階的に変化させる。



 $\mathbf{v}_{\mathcal{A}}$

【請求項1】 入力クロックの周波数を通倍して出力す るクロック生成回路において、

遅延量を段階的に変更可能な可変遅延回路をループ内に 含み、当該ループ内の一部から、発振するクロックを出 カクロックとして、出力するリングオシレータと、

前記入力クロックと、前記ループ内で発振するクロック の逓倍比倍に分周されたクロックとの、二つの位相を比 較する位相比較器と、

前記遅延量を規定する計数値を、前記位相比較器の比較 10 結果にもとづいて、前記二つの位相のずれを解消する方 向に、段階的に変化させるカウンタと、

制御信号に応答して、前記二つの位相が一致する遅延量 に対応する計数値を算出し、前記カウンタへ設定する演 算器と、を備えるクロック生成回路。

【請求項2】 前記出力クロックのパルス数を計数する パルスカウンタを、さらに備え、

前記演算器が、前記制御信号の一つとしてのリセット信 号に応答して、前記入力クロックの周期を、前記パルス 数によって計測し、計測された周期および与えられた逓 20 倍比に対して、前記二つの位相が一致する遅延量に対応 する計数値を算出し、前記カウンタへ設定する、請求項 1 に記載のクロック生成回路。

【請求項3】 前記演算器が、前記クロック生成回路の 動作開始後、最初に前記二つの位相が一致が得られるま では、算出および設定を行わない、請求項1 に記載のク ロック生成回路。

【請求項4】 前記演算器が、前記制御信号の一つとし ての通倍比の変更を指示する信号に応答じて、現在の前 記入力クロックの周期および前記信号が指示する変更後 30 の逓倍比に対して、前記二つの位相が一致する遅延量に 対応する計数値を算出し、前記カウンタへ設定する、請 求項1ないし請求項3のいずれかに記載のクロック生成 回路。

前記演算器が、前記制御信号の一つとし 【請求項5】 て、前記入力クロックの周期の変更を、変更後と変更前 の比率とともに指示する信号に応答して、変更後の入力 クロックの周期および現在の逓倍比に対して、前記二つ の位相が一致する遅延量に対応する計数値を算出し、前 記カウンタへ設定する、請求項1ないし請求項4のいず 40 れかに記載のクロック生成回路。

【請求項6】 前記入力クロックと前記出力クロックと を、選択自在に前記演算器へ出力するマルチプレクサ を、さらに備え、

前記演算器が、前記計数値の算出および設定以外の演算 処理をも行い、前記マルチプレクサが、前記演算器が前 記計数値の算出および設定を行うときは前記入力クロッ クを選択し、その他の演算を実行するときは出力クロッ クを選択する、請求項1ないし請求項5のいずれかに記 載のクロック生成回路。

【請求項7】 入力クロックの周波数を逓倍して出力す るクロック生成回路において、

遅延量を段階的に変更可能な可変遅延回路をループ内に 含み、当該ループ内の一部から、発振するクロックを出 カクロックとして、出力するリングオシレータと、

前記入力クロックと、前記ループ内で発振するクロック の通倍比倍に分周されたクロックとの、二つの位相を比 較する位相比較器と、

前記出力クロックのパルス数を計数し、前記逓倍比に達 するごとに信号を出力するパルスカウンタと、

前配位相比較器の出力信号と前記パルスカウンタの出力 信号とのいずれかを、選択自在に出力するセレクタと、 前記セレクタの出力信号を受信することにより、前記遅 延量を規定する計数値を、前記位相比較器の比較結果に もとづいて、前記二つの位相のずれを解消する方向に段 階的に変化させるか、または、前記入力信号の周期を基 準とした一定期間にわたって前記パルスカウンタが前記 信号を出力するごとに加算するカウンタと、

前記カウンタの計数値をピットシフトして受信し、デコ ードした上で、ビットシフトして前記可変遅延回路へ入 力するとともに、各ピットシフトの大きさが、前記二つ の位相が一致するように設定されているデコーダと、を 備えるクロック生成回路。

【請求項8】 前記セレクタが、リセット信号に応答し て前記パルスカウンタの出力信号を選択し、前記可変遅 延回路への前記計数値の設定完了後に、前記位相比較器 の出力信号を選択する、請求項7に記載のクロック生成

【請求項9】 前記カウンタが、前記リセット信号に応 答して、前記可変遅延回路の遅延量が最小となるように 前記計数値を初期化する、請求項2または請求項8に記 載のクロック生成回路。

【請求項10】 前記クロック生成回路に供給される電 源電圧が、あらかじめ定められた高さ以上でないとき に、前記リセット信号を出力するパワーオンリセット回 路を、さらに備える、請求項2、請求項8、または、請 求項9に記載のクロック生成回路。

【請求項11】 前記出力クロックとして、前記入力ク ロックの1周期の間に、逓倍比に相当する個数のパルス が出ていないときに、前記リセット信号を出力するリセ ット回路を、さらに備える、請求項2、請求項8、ない し、請求項10のいずれかに記載のクロック生成回路。 【請求項12】 入力クロックの周波数を逓倍して出力 するクロック生成回路において、

遅延量を段階的に変更可能な第1可変遅延回路をループ 内に含み、当該ループ内の一部から、発振するクロック を逓倍クロックとして、出力するリングオシレータと、 前記入力クロックと、前記ループ内で発振するクロック の逓倍比倍に分周されたクロックとの、二つの位相を比 50 較する第1位相比較器と、

3

前記遅延量を規定する計数値を、前記位相比較器の比較 結果にもとづいて、前記二つの位相のずれを解消する方 向に、段階的に変化させる第1カウンタと、

前記通倍クロックを遅延させて出力クロックとして出力 し、遅延量を段階的に変更可能な第2可変遅延回路と、 前記入力クロックと前記出力クロックとの、二つの位相 を比較する第2位相比較器と、

前記第1位相比較器が比較する前記二つの位相が一致しているときに限って、前記第2可変遅延回路の前記遅延量を規定する計数値を、前記第2位相比較器が比較する 10前記二つの位相のずれを解消する方向に、段階的に変化させる第2カウンタと、を備えるクロック生成回路。

【請求項13】 入力クロックの周波数を通倍して出力するクロック生成回路において、

遅延量を段階的に変更可能な第1可変遅延回路をループ内に含み、当該ループ内の一部から、発振するクロックを通倍クロックとして、出力するリングオシレータと、前記入力クロックと、前記ループ内で発振するクロックの通倍比倍に分周されたクロックとの、二つの位相を比較する第1位相比較器と、

前記遅延量を規定する計数値を、前記位相比較器の比較 結果にもとづいて、前記二つの位相のずれを解消する方 向に、段階的に変化させる第1カウンタと、

前記通倍クロックを遅延させて出力クロックとして出力 し、遅延量を段階的に変更可能な第2可変遅延回路と、 前記入力クロックと前記出力クロックとの、二つの位相 を比較する第2位相比較器と、

前記第2可変遅延回路の前記遅延量を規定する計数値 を、前記第2位相比較器が比較する前記二つの位相のずれを解消する方向に、段階的に変化させる第2カウンタと、

制御信号に応答して、前記第2位相比較器が比較する前 記二つの位相が一致する遅延量に対応する計数値を算出 し、前記第2カウンタへ設定する演算器と、を備えるク ロック生成回路。

【請求項14】 前記入力クロックと前記出力クロックとを選択自在に出力するマルチプレクサを、さらに備え、

前記演算器が、前記マルチプレクサが出力するクロック に同期して動作し、しかも、前記計数値の算出および設 40 定以外の演算処理をも行い、

前記マルチプレクサは、前記演算器が前記計数値を算出 および設定するときは前記入力クロックを選択し、その 他の演算を実行するときは出力クロックを選択する、請 求項13に記載のクロック生成回路。

【請求項15】 入力クロックの周波数を逓倍して出力 するクロック生成回路において、

遅延量を段階的に変更可能な第1可変遅延回路をループ内に含み、当該ループ内の一部から、発振するクロックを通倍クロックとして、出力するリングオシレータと、

前記入力クロックと、前記ループ内で発振するクロックの通倍比倍に分周されたクロックとの、二つの位相を比較する第1位相比較器と、

前記遅延量を規定する計数値を、前記位相比較器の比較 結果にもとづいて、前記二つの位相のずれを解消する方 向に、段階的に変化させる第1カウンタと、

前記 通倍 クロックを遅延させて出力クロックとして出力 し、遅延量を段階的に変更可能な第2可変遅延回路と、 前記入力クロックと前記出力クロックとの、二つの位相 を比較する第2位相比較器と、

前記第2可変遅延回路の前記遅延量を規定する計数値を、前記第2位相比較器が比較する前記二つの位相のずれを解消する方向に、段階的に変化させるとともに、制御信号に応答して、前記第1カウンタの計数値を1ビットシフトして前記計数値に股定する第2カウンタと、当該第2カウンタの計数値をビットシフトして受信し、デコードした上で、ビットシフトして前記第2可変遅延回路へ入力するとともに、各ビットシフトの大きさが、前記第2位相比較器が比較する前記二つの位相が一致するように設定されているデコーダと、を備えるクロック生成回路。

【 間求項 I 6 】 前記制御信号が、前記第 I 位相比較器 が比較する前記二つの位相がずれた状態から一致した状態へ移行したときに入力される、請求項 I 3 ないし請求 項 I 5 のいずれかに記載のクロック生成回路。

【請求項17】 別の制御信号に応答して、前記第1位 相比較器が比較する前記二つの位相が一致する遅延量に 対応する計数値を算出し、前記第1カウンタへ設定する 別の演算器を、さらに備え、

の 前記別の演算器が前記計数値を設定した後に、前記制御信号が入力される、請求項13ないし請求項15のいずれかに記載のクロック生成回路。

【請求項18】 請求項1ないし請求項17のいずれか に記載のクロック生成回路と、

当該クロック生成回路が出力する出力クロックの供給を受け、当該出力クロックに同期して動作する回路と、を 備える半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、マイクロプロセッサへの組み込みに好適な、入力クロックの周波数を通倍して出力するクロック生成回路、および、このクロック生成回路を備える半導体装置に関し、特に、出力クロックが安定するまでの期間を短縮するための改良に関する。

[0002]

【従来の技術】PLL (Phase Locked Loop) 回路を有する クロック生成回路は、入力クロックに同期した同周期ク ロックまたは逓倍クロックを出力する回路である。近年 50 のマイクロプロセッサは、数十から数百MHzもの高速の クロックに同期して動作するため、通倍クロックを出力 するクロック生成回路を、必須の要素として内蔵してい る。

【0003】従来のPLL回路は、電圧制御発振器(VCO)を備え、その制御電圧を保持するキャバシタの電圧を、チャージボンブにより制御することによって、発振周波数を制御するアナログ型のPLL回路であった。しかし、アナログ型のPLL回路は、低い電源電圧の下では制御が困難であり、またノイズに弱く、動作が安定するまでの時間(すなわち、ロック時間)も長く、入力クロックが止 10まるとPLL回路の発振も停止し、再び動作するにも時間を要するという問題点があった。この問題を解決するために、デジタルディレイラインを用いたPLL回路が、いくつか発表されている。

【0004】図20は、この発明の背景となるクロック生成回路の構成を示すブロック図である。このクロック生成回路151は、文献 {石見幸一他2名:「低電圧化に向けたフルデジタルPLLの開発」:「信学技報」、Vol.97、No.106、pp.29-36、(1997年6月)} に発表された回路であり、PLL回路70およびバッファ73を備えている。PLL回路70は、デジタルPLL回路として構成されており、避倍回路71は、入力クロックINの周波数を逓倍することにより、通倍クロックN-OUTを出力する。位相同期回路72は、通倍クロックN-OUTを、ある遅延量(遅延時間)をもって遅延させ、出力クロックPLL-OUTとして出力する。

【0005】出力クロックPLL-OUTは、バッファ73を通じて、出力クロックPHIとして出力される。出力クロックPHIは、これに同期して動作する他の回路へと供給される。出力クロックPHIは、さらに、位相同期回路72は、入力クロックINとフィードバックされる。位相同期回路72は、入力クロックINとフィードバックされた出力クロックPHIとの位相を比較し、それらの位相差を解消するように、通倍クロックN-OUTに対する出力クロックPLL-OUTの遅延量を決定する。これにより、出力クロックPHIとして、入力クロックINに同期し、しかも、周波数が通倍されたクロックが得られる。

【0006】図21は、逓倍回路71の内部構成を示すプロック図である。逓倍回路71は、デジタルディレイ 40ライン75、ディレイ機調整回路76、論理和回路80、および、論理積回路81を含むリングオシレータを備えている。デジタルディレイライン75は、可変遅延回路として構成されており、選択自在に縦属接続可能な複数の遅延素子を備えている。その遅延量は、縦属接続される遅延素子の個数に比例して、段階的に変えるととが可能となっている。ディレイ機調整回路76も、同様の可変遅延回路として構成されている。ただし、遅延量の1段階ごとの変化量は、デジタルディレイライン75に比べて、ディレイ機調整回路76では、小さく設定さ 50

れている。

【0007】とのように、リングオシレータでは、遅延量が可変である。しかも、リングオシレータは、信号がループを一巡する間に、そのレベルが反転するように、負のフィードバックループとして構成されている。このため、リングオシレータは発振し、しかも、その発振周期の1/2倍、すなわち、半周期が、信号が一巡する間の遅延量に一致する。

6

【0008】位相比較器79は、リングオシレータの一 部であるディレイ微調整回路76の出力から得られる遅 延クロックDL-OUT(の逓倍比倍に分周されたクロック) の位相と、入力クロックINの位相とを比較し、前者の位 相が遅れておれば、デジタルカウンタ78の計数値を上 昇させ、逆に、進んでおれば下降させる。また、双方の 位相が一致しておれば、計数値は一定に保持される。 【0009】デジタルカウンタ78は、その計数値を、 デジタルディレイライン75およびディレイ微調整回路 76へ入力する。それによって、デジタルディレイライ ン75 およびディレイ微調整回路76の双方を併せた遅 延量は、計数値に比例して変化する。このように、遅延 クロックDL-OUTの位相が入力クロックINの位相に一致す るように、リングオシレータの遅延量が調整される。 【0010】制御部82は、入力クロックINおよび遅延 クロックDL-OUTにもとづいて、信号DL-SETを論理和回路 80へ伝達し、信号DL-ACTを論理積回路81へ伝達す る。これによって、逓倍クロックN-OUTが、入力クロッ クINに対する所定の逓倍比を持ったクロック信号として

【0011】図22は、連倍回路71の動作を説明する タイミングチャートである。入力クロックINの1クロック周期の開始に相当する入力クロックINの立ち上がりの 時点で、制御部82は信号DL-ACTをアサートする(すな わち、アクティブにする)。それによって、連倍クロックN-OUTがロウレベルからハイレベルへ遷移する。その 結果、リングオシレータの遅延量に相当する遅延量 d (より正確には、デジタルディレイライン75とディレイ 微調整回路76の遅延量の総和)だけ、遅延した時刻 に、遅延クロックDL-OUTがロウレベルからハイレベルへ 遷移する。

【0012】制御部82は、入力クロックINの立ち上がりから、その後の遅延クロックDL-OUTの最初の立ち上がりまでの期間に限り、信号DL-SETをアサートし、それ以外の期間では、ネゲートする(すなわち、ノーマルにする)。そして、入力クロックINの立ち上がりから、逓倍クロックN-OUTが所定の逓倍比に相当する個数のパルスの出力が終了した時点で、制御部82は信号DL-ACTをネゲートする。図22では、逓倍比が4に設定された例を示している。

の1段階ごとの変化量は、デジタルディレイライン75 【0013】その結果、入力クロックINの立ち上がりご に比べて、ディレイ筬調整回路76では、小さく設定さ 50 とに、4個のパルスが逓倍クロックN-OUTとして出力さ れる。図22が示すように、遅延量dが適量よりも小さいために、遅延クロックDL-OUTの4パルス目の位相が早まるときには、この位相を遅らせるようにデジタルカウンタ78の計数値が、入力クロックINの1クロック周期でとに、1ずつ加算(インクリメント)される。その結果、遅延クロックDL-OUTおよび通倍クロックN-OUTのパルス幅が増大してゆき、やがて、遅延クロックDL-OUTと入力クロックINの位相が一致する(すなわち、通倍回路71がロック状態となる)。

【0014】遅延量dが適量よりも大きいときには、C 10 れとは逆に、位相を早めるように、計数値が1ずつ減算(デクリメント)される。結果として、ロック状態が実現する。ロック状態では、避倍クロックN-OUTとして、周波数が入力クロックINの周波数の所定の通倍比だけ過倍されたクロックが得られる。

【0015】図23は、位相同期回路72の内部構成を示すブロック図である。位相同期回路72では、連倍クロックN-OUTは、ディレイライン87、ディレイライン88 および出力セレクタ90を順に通過するか、あるいは、ディレイライン87、固定遅延回路89 および出力 20セレクタ90を順に通過することにより、ある遅延量だけ遅延され、出力クロックPLL-OUTとして出力される。出力セレクタ90によって、二つの遅延経路のいずれかが選択される。ディレイライン87、88は、デジタルディレイラインとして構成される。

【0016】位相比較器85は、出力クロックPHIの位相と入力クロックINの位相とを比較し、前者の位相が遅れておれば、デジタルカウンタ86の計数値を下降させ、逆に、進んでおれば上昇させる。また、双方の位相が一致しておれば、計数値は一定に保持される。デジタ30ルカウンタ86は、その計数値を、ディレイライン87、88へ入力する。それによって、ディレイライン87、88の双方を合わせた遅延量は、計数値に比例して変化する。

【0017】図24は、位相同期回路72の動作を説明するタイミングチャートである。図24が示すように、出力クロックPHIの通倍クロックN-OUTに対する遅延量Dが適量よりも小さいために、出力クロックPHIの位相が、入力クロックINの位相よりも進んでいるときには、出力クロックPHIの位相を遅らせるように、デジタルカウンタ86の計数値が、入力クロックINの1クロック周期ごとに、1ずつ加算される。その結果、遅延量Dが増大することにより、出力クロックINの位相に一致する(すなわち、位相同期回路72がロック状態となる)。

【0018】出力クロックPHIの位相が、入力クロックINの位相よりも遅れているときには、これとは逆に、位相を早めるように、計数値が1ずつ減算される。結果として、ロック状態が実現する。以上のように、出力クロックPHIの位相が、入力クロックINの位相に一致するよ

うに、調整されるので、出力クロックPHIとして、入力 クロックINに同期し、しかも、所定の通倍比だけ通倍さ れたクロックが得られる。

[0019]

【発明が解決しようとする課題】しかしながら、背景技術としてのクロック生成回路 1 5 1 では、以下に述べるような問題点があった。まず、通倍回路 7 1 では、ロック状態へ至るまでに、長い時間を要するという問題点があった。例えば、デジタルカウンタ 7 8 が、10ビットカウンタ(計数値が10ビットで表現されるカウンタ)である代表的な例では、最大では、2×2¹⁰=2048クロック周期の期間が必要とされる。

【0020】ロック時間が長いと、例えば動作中に出力クロックの周波数の変更(入力クロックの周波数の変更、通信比の変更など)を行いたい場合や、出力クロックの供給を受ける半導体装置が低電力モードの下にあるときに通信回路71の発振を停止しておき、その後、半導体装置を通常動作モードへ戻すときに通信回路71の発振を再開した場合などには、半導体装置が正常に動作可能となるまでに、ロック時間分だけ待たなければならない。特に、半導体装置の動作周波数を頻繁に変えたり、低電力モードを頻繁に使用する場合には、処理性能や消費電力に関して、不利であるという問題点があった。

【0021】また、位相同期回路72に関しても、動作 状態がロック状態に達するまでに、長い時間を要すると いう問題点があった。例えば、デジタルカウンタ86 が、8ビットカウンタである代表例では、最大2×2(*-1) =256クロック周期が、ロック時間として必要となる。 【0022】また、クロック生成回路151では、ロッ ク状態に達した後には、逓倍回路71と位相同期回路7 2とが、独立して動作する。そのため、温度変化、電圧 変化、あるいは、ノイズなどの影響によって、逓倍クロ ックN-OUTの周期が微妙に変化したとき、出力クロックP LL-OUTと入力クロックINとの間に、位相ずれが発生す る。図25は、この動作を説明するためのタイミングチ ャートである。図25が例示するように、ロック状態に あるときに、何らかの影響で逓倍クロックN-OUTの周期 が短くなった(すなわち、周波数が高くなった)場合に 40 は、その影響によって、出力クロックPLL-OUTの位相が 進む (時刻t41)。

【0023】とのとき、逓倍回路71は、ディレイライン75、76の遅延量を大きくするととによって、逓倍クロックN-OUTの周期を拡大しようとする。それと同時に、位相同期回路72も、ディレイライン87、88の遅延量を大きくして、出力クロックPLL-OUTの位相を入力クロックINの位相に合わせようとする。出力クロックPLL-OUTと入力クロックINとの間の位相ずれは、逓倍クロックN-OUTの周期が正しい値に復帰できれば、それだけで解消されるものであるにも関わらず、逓倍回路71

までもが、その遅延量を拡大するために、つぎのクロック周期(時刻t42)では、出力クロックPLL-OUTの位相が、入力クロックINの位相よりも、逆に遅れてしまう。
【0024】とのように、避倍回路71と位相同期回路で20双方が、互いに独立に、遅延量の制御を行うとどに由来して、出力クロックPLL-OUTと通倍クロックNOUTとの間の位相差に、ジッタが生じるという問題点があった。ジッタが生じると、通倍回路71と位相同期回路72の双方の動作状態がロック状態へと復帰し、安定した出力クロックPLL-OUTが得られるまでに、長い時間を関することとなる。

【0025】との発明は、背景となるクロック生成回路における上記した問題点を解消するためになされたもので、安定した出力クロックが得られるまでの過渡的な時間を短縮することのできるクロック生成回路を得ることを目的とし、さらに、このクロック生成回路を備える半導体装置を提供することを目的とする。

[0026]

(17)

【課題を解決するための手段】第1の発明の回路は、入力クロックの周波数を通信して出力するクロック生成回 20路において、遅延量を段階的に変更可能な可変遅延回路をループ内に含み、当該ループ内の一部から、発振するクロックを出力クロックとして、出力するリングオシレータと、前記入力クロックと、前記ループ内で発振するクロックの逓倍比倍に分周されたクロックとの、二つの位相を比較する位相比較器と、前記遅延量を規定する計数値を、前記位相比較器の比較結果にもとづいて、前記二つの位相のずれを解消する方向に、段階的に変化させるカウンタと、制御信号に応答して、前記二つの位相が一致する遅延量に対応する計数値を算出し、前記カウン 30タへ設定する演算器と、を備える。

【0027】第2の発明の回路は、第1の発明のクロック生成回路において、前記出力クロックのバルス数を計数するバルスカウンタを、さらに備え、前記演算器が、前記制御信号の一つとしてのリセット信号に応答して、前記入力クロックの周期を、前記バルス数によって計測し、計測された周期および与えられた逓倍比に対して、前記二つの位相が一致する遅延量に対応する計数値を算出し、前記カウンタへ設定する。

【0028】第3の発明の回路では、第1の発明のクロック生成回路において、前記演算器が、前記クロック生成回路の動作開始後、最初に前記二つの位相が一致が得られるまでは、算出および設定を行わない。

【0029】第4の発明の回路では、第1ないし第3のいずれかの発明のクロック生成回路において、前記演算器が、前記制御信号の一つとしての逓倍比の変更を指示する信号に応答して、現在の前記入力クロックの周期および前記信号が指示する変更後の逓倍比に対して、前記二つの位相が一致する遅延量に対応する計数値を算出し、前記カウンタへ設定する。

【0030】第5の発明の回路では、第1ないし第4のいずれかの発明のクロック生成回路において、前記演算器が、前記制御信号の一つとして、前記入力クロックの周期の変更を、変更後と変更前の比率とともに指示する信号に応答して、変更後の入力クロックの周期および現在の避倍比に対して、前記二つの位相が一致する遅延量に対応する計数値を算出し、前記カウンタへ設定する。【0031】第6の発明の回路は、第1ないし第5のいずれかの発明のクロック生成回路において、前記入力クロックと前記出力クロックとを、選択自在に前記演算器へ出力するマルチプレクサを、さらに備え、前記演算器が、前記計数値の算出および設定以外の演算処理をも行い、前記マルチプレクサが、前記演算器が前記計数値の算出および設定を行うときは前記入力クロックを選択し、その他の演算を実行するときは出力クロックを選択

10

【0032】第7の発明の回路は、入力クロックの周波 数を通倍して出力するクロック生成回路において、遅延 量を段階的に変更可能な可変遅延回路をループ内に含 み、当該ループ内の一部から、発振するクロックを出力 20 クロックとして、出力するリングオシレータと、前記入 力クロックと、前記ループ内で発振するクロックの逓倍 比倍に分周されたクロックとの、二つの位相を比較する 位相比較器と、前記出力クロックのパルス数を計数し、 前記逓倍比に達するどとに信号を出力するパルスカウン タと、前記位相比較器の出力信号と前記パルスカウンタ の出力信号とのいずれかを、選択自在に出力するセレク タと、前記セレクタの出力信号を受信することにより、 前記遅延量を規定する計数値を、前記位相比較器の比較 結果にもとづいて、前記二つの位相のずれを解消する方 向に段階的に変化させるか、または、前記入力信号の周 期を基準とした一定期間にわたって前記パルスカウンタ が前記信号を出力するごとに加算するカウンタと、前記 カウンタの計数値をビットシフトして受信し、デコード した上で、ビットシフトして前記可変遅延回路へ入力す るとともに、各ピットシフトの大きさが、前記二つの位 相が一致するように設定されているデコーダと、を備え

【0033】第8の発明の回路では、第7の発明のクロ 40 ック生成回路において、前記セレクタが、リセット信号 に応答して前記パルスカウンタの出力信号を選択し、前 記可変遅延回路への前記計数値の設定完了後に、前記位 相比較器の出力信号を選択する。

【0034】第9の発明の回路では、第2または第8の発明のクロック生成回路において、前記カウンタが、前記リセット信号に応答して、前記可変遅延回路の遅延量が最小となるように前記計数値を初期化する。

【0035】第10の発明の回路は、第2、第8、または、第9の発明のクロック生成回路において、前記クロ50ック生成回路に供給される電源電圧が、あらかじめ定め

られた高さ以上でないときに、前記リセット信号を出力 するパワーオンリセット回路を、さらに備える。

【0036】第11の発明の回路は、第2、第8、ない し、第10のいずれかの発明のクロック生成回路におい て、前記出力クロックとして、前記入力クロックの1周 期の間に、逓倍比に相当する個数のパルスが出ていない ときに、前記リセット信号を出力するリセット回路を、 さらに備える。

【0037】第12の発明の回路は、入力クロックの周 波数を通倍して出力するクロック生成回路において、遅 延量を段階的に変更可能な第1可変遅延回路をループ内 に含み、当該ループ内の一部から、発振するクロックを 通倍クロックとして、出力するリングオシレータと、前 記入力クロックと、前記ループ内で発振するクロックの **逓倍比倍に分周されたクロックとの、二つの位相を比較** する第1位相比較器と、前記遅延量を規定する計数値 を、前記位相比較器の比較結果にもとづいて、前記二つ の位相のずれを解消する方向に、段階的に変化させる第 1カウンタと、前記逓倍クロックを遅延させて出力クロ ックとして出力し、遅延量を段階的に変更可能な第2可 変遅延回路と、前記入力クロックと前記出力クロックと の、二つの位相を比較する第2位相比較器と、前配第1 位相比較器が比較する前記二つの位相が一致していると きに限って、前記第2可変遅延回路の前記遅延量を規定 する計数値を、前記第2位相比較器が比較する前記二つ の位相のずれを解消する方向に、段階的に変化させる第 2カウンタと、を備える。

(....

【0038】第13の発明の回路は、入力クロックの周 波数を逓倍して出力するクロック生成回路において、遅 延量を段階的に変更可能な第1可変遅延回路をループ内 30 に含み、当該ループ内の一部から、発振するクロックを **逓倍クロックとして、出力するリングオシレータと、前** 記入力クロックと、前記ループ内で発振するクロックの **通倍比倍に分周されたクロックとの、二つの位相を比較** する第1位相比較器と、前記遅延量を規定する計数値 を、前記位相比較器の比較結果にもとづいて、前記二つ の位相のずれを解消する方向に、段階的に変化させる第 1カウンタと、前記逓倍クロックを遅延させて出力クロ ックとして出力し、遅延量を段階的に変更可能な第2可 変遅延回路と、前記入力クロックと前記出力クロックと の、二つの位相を比較する第2位相比較器と、前記第2 可変遅延回路の前記遅延量を規定する計数値を、前記第 2位相比較器が比較する前記二つの位相のずれを解消す る方向に、段階的に変化させる第2カウンタと、制御信 号に応答して、前記第2位相比較器が比較する前記二つ の位相が一致する遅延量に対応する計数値を算出し、前 記第2カウンタへ設定する演算器と、を備える。

【0039】第14の発明の回路は、第13の発明のク ロック生成回路において、前記入力クロックと前記出力

らに備え、前記演算器が、前記マルチプレクサが出力す るクロックに同期して動作し、しかも、前記計数値の算 出および設定以外の演算処理をも行い、前記マルチプレ クサは、前記演算器が前記計数値を算出および設定する ときは前記入力クロックを選択し、その他の演算を実行 するときは出力クロックを選択する。

【0040】第15の発明の回路は、入力クロックの周 波数を逓倍して出力するクロック生成回路において、遅 延量を段階的に変更可能な第1可変遅延回路をループ内 に含み、当該ループ内の一部から、発振するクロックを **通倍クロックとして、出力するリングオシレータと、前** 記入力クロックと、前記ループ内で発振するクロックの **逓倍比倍に分周されたクロックとの、二つの位相を比較** する第1位相比較器と、前記遅延量を規定する計数値 を、前記位相比較器の比較結果にもとづいて、前記二つ の位相のずれを解消する方向に、段階的に変化させる第 1カウンタと、前記逓倍クロックを遅延させて出力クロ ックとして出力し、遅延量を段階的に変更可能な第2可 変遅延回路と、前記入力クロックと前記出力クロックと の、二つの位相を比較する第2位相比較器と、前記第2 可変遅延回路の前記遅延量を規定する計数値を、前記第 2位相比較器が比較する前配二つの位相のずれを解消す る方向に、段階的に変化させるとともに、制御信号に応 答して、前配第1カウンタの計数値を1ビットシフトし て前記計数値に設定する第2カウンタと、当該第2カウ ンタの計数値をビットシフトして受信し、デコードした 上で、ビットシフトして前記第2可変遅延回路へ入力す るとともに、各ビットシフトの大きさが、前配第2位相 比較器が比較する前記二つの位相が一致するように設定 されているデコーダと、を備える。

【0041】第16の発明の回路では、第13ないし第 15のいずれかの発明のクロック生成回路において、前 記制御信号が、前記第1位相比較器が比較する前配二つ の位相がずれた状態から一致した状態へ移行したときに 入力される。

【0042】第17の発明の回路は、第13ないし第1 5のいずれかの発明のクロック生成回路において、別の 制御信号に応答して、前記第1位相比較器が比較する前 記二つの位相が一致する遅延量に対応する計数値を算出 し、前記第1カウンタへ設定する別の演算器を、さらに 備え、前記別の演算器が前記計数値を設定した後に、前 記制御信号が入力される。

【0043】第18の発明の装置は、半導体装置であっ て、第1ないし第17のいずれかのクロック生成回路 と、当該クロック生成回路が出力する出力クロックの供 給を受け、当該出力クロックに同期して動作する回路 と、を備える。

[0044]

【発明の実施の形態】 <1. 実施の形態 1 > はじめに、 クロックとを選択自在に出力するマルチプレクサを、さ 50 本発明の実施の形態 1 のクロック生成回路について説明 する。

【0045】<1.1. 装置の全体>図1は、実施の形態 1のクロック生成回路の構成を示すブロック図である。 このクロック生成回路101は、PLI回路1および出力 バッファ2を備えている。PLL回路1は、デジタルPLL回 路として構成されており、入力クロックINを通倍し、出 カクロックPLL-OUTとして出力する。

【0046】出力バッファ2は、例えば、インバーター 3, 4, 5 a, 5 b, 5 cを備えている。インバータ3 は、出力クロックPLL-OUTを反転させ、出力クロックPHI 10 0として出力する。インバータ4,5 a~5 cは、それ ぞれ、出力クロックPHIOを反転させ、出力クロックPHI P, PHIA, PHIB, PHICとして出力する。出力クロックPHI A. PHIB、PHICは、それぞれ、様々な回路6、7、8へ 供給される。インバータ5a~5cは、選択信号に応じ て、出力クロックを出力する動作と、出力を一方レベル (例えば、ロウレベル) に固定する動作とを、選択的に 実行する。例えば、回路6が動作するときには、インバ ータ5aは、出力クロックPHIAを出力し、回路6が動作 を休止するときには、ロウレベルの信号を出力する。

【0047】 これに対して、インバータ4は、常に、出 カクロックを出力する。インバータ4が出力する出力ク ロックPHIPは、PLL回路1へフィードバックされる。イ ンバータ4の特性(例えば、遅延量)は、出力クロック を出力するときのインバータ5a~5cの特性と同等に なるように構成される。したがって、4個の出力クロッ クPHIP, PHIA, PHIB, PHICの間で、位相が互いに一致す る。すなわち、出力クロックPHIPは、外部へ供給される 出力クロックPHIA, PHIB, PHICのモニタ信号としての役 割を果たす。

【0048】PLL回路1は、入力クロックINとフィード バックされた出力クロックPHIPとの位相を比較し、それ らの位相差を解消するように、出力クロックPLL-OUTの 位相を制御する。これにより、出力クロックPHIP, PHI A, PHIB, PHICとして、入力クロックINに同期し、しか も、周波数が逓倍されたクロックが得られる。PLL回路 1は、さらに、クロック生成回路101の外部から入力 される制御信号CONT1, CONT2にもとづいて、逓倍比の設 定および変更、ならびに、入力クロックINの周波数の変 更を行うことが可能なように構成されている。これにつ いては、以下に詳述する。

【0049】<1.2. 逓倍回路の概略>図2は、PLL回路 1の内部構成を示すブロック図である。PLL回路1は、 通倍回路10および位相同期回路11を備えている。 逓 倍回路10は、入力クロックINの周波数を設定された逓 倍比だけ逓倍し、逓倍されたクロックを、逓倍クロック N-OUTとして出力する。位相同期回路11は、出力クロ ックPHIPが入力クロックINに同期するように、逓倍クロ ックN-OUTを、適切な遅延量だけ遅延させ、遅延したク ロックを出力クロックPLL-OUTとして出力する。

【0050】通倍回路10は、デジタルディレイライン 16、固定遅延回路17、論理和回路21、および、論 理積回路22を、ループ内に含むリングオシレータを備 えている。デジタルディレイライン16は、可変遅延回 路として構成されており、選択自在に縦属接続可能な複 数の遅延素子を備えている。その遅延量は、縦属接続さ れる遅延素子の個数に比例して、段階的に変えることが 可能となっている。また、固定遅延回路17には、信号 のレベルを反転するためのインバータが含まれている。 【0051】とのように、リングオシレータでは、遅延 量が可変である。しかも、リングオシレータは、信号が ループを一巡する間に、そのレベルが反転するように、 負のフィードバックループとして模成されている。この ため、リングオシレータは発振し、しかも、その発振周 期の1/2倍、すなわち、半周期が、信号が一巡する間の 遅延量に一致する。

【0052】デジタルディレイライン16の遅延量は、 カウンタ13の計数値によって決定される。カウンタ1 3は、例えば、10ビットのデジタルカウンタとして構 20 成されている。二進数で表現されるカウンタ13の計数 値は、デコーダ15によってデコードされた上で、デジ タルディレイライン16へと入力される。その結果、デ ジタルディレイライン16の遅延量は、カウンタ13の 計数値に比例して変化する。したがって、逓倍クロック N-OUTの周期は、カウンタ13の計数値と線形的な関係 を持って、変化する。しかも、カウンタ13がデジタル カウンタであり、その計数値が、整数であるために、通 倍クロックN-OUTの周期は、段階的に変化する。

【0053】カウンタ13には、位相比較器18および 演算器12が接続されている。位相比較器18には、リ ングオシレータの一部であるデジタルディレイライン1 6の出力から得られる遅延クロックDL-OUTと、入力クロ ックINが二分周回路19によって二分周されて得られる 二分周クロックとが、入力される。

【0054】位相比較器18は、遅延クロックDL-OUT (より正確には、遅延クロックDL-OUTの通倍比倍に分周 されたクロック)の位相と入力クロックINの位相とを、 入力クロックINの2周期ととに比較し、遅延クロックDL -OUTの位相が遅れておれば、カウンタ13の計数値を減 算し、逆に、進んでおれば加算する。また、双方の位相 が一致しておれば、計数値は一定に保持される。すなわ ち、位相比較器18は、双方の位相のずれを解消するよ うに、言い換えると、逓倍回路10がロック状態となる ように、カウンタ13の計数値を加算または減算する。 【0055】演算器112は、PLL回路1が動作を開始す るとき、逓倍比を変更するとき、あるいは、入力クロッ クINの周波数を変更するときなどに、遅延クロックDL-O UTと入力クロックINとの間の位相が一致する、すなわ ち、逓倍回路10かロック状態となるための計数値をあて

50 らかじめ算出し、初期値としてカウンタ1.3へ設定す

る。カウンタ13の計数値が、位相比較器18と演算器 12のいずれによって更新されるかは、通倍回路10の 動作モードに依存する。

15

【0056】後述するように、通倍回路10には複数の動作モードが準備されており、通倍回路10の動作は、これら複数の動作モードの間を遷移する。動作モードは、モード制御部50によって管理されており、動作モードを表現するモード信号MDがモード制御部50から出力される。演算器12およびカウンタ13は、モード信号MDにもとづいて、動作モードごとに、異なる動作を行105。

【0057】通倍回路10においても、背景技術としての通倍回路71(図21)と同様に、所定の通倍比を実現するために、信号DL-ACTおよび信号DL-SETが生成され、それぞれ、論理積回路22および論理和回路21の一方入力へ入力される。信号DL-ACTは、バルスカウンタ9、ゲート回路27、および、フリップフロップ(以下、「FF」と略記する)23によって、生成される。また、信号DL-SETは、FF24によって生成される。また、信号DL-ACTがネゲートされているときには、通倍クロックN-OUTは、強制的にロウレベルに設定される。また、信号DL-ACT信号がアサートされ、かつ、DL-SETがアサートされているときには、通倍クロックN-OUTは、強制的にハイレベルに設定される。そして、信号DL-ACTがアサートされ、信号DL-SETがネゲートされているときに限って、リングオシレータは発振する。

(: :,.

【0059】パルスカウンタ9のセット入力には入力クロックINが入力され、クロック入力には運倍クロックN-CUTが入力され、リセット入力には信号DL-ACTが入力される。その結果、パルスカウンタ9は、入力クロックIN 30の1クロック周期ごとに、信号DL-ACTがアサートされている期間に限って、運倍クロックN-OUTのパルス数を計数する。また、パルスカウンタ9は、計数値が運倍比に達すると、パルス状の信号C1を出力する。

【0060】ゲート回路27は、モード信号MDにもとづ いて、信号CIをFF23のリセット入力へ、信号C2とし て選択的に伝達する。FF23のセット入力には、入力 クロックINが入力される。それにより、FF23は、出 力信号として信号DL-ACTを出力する。FF24のセット 入力には、入力クロックINが入力され、リセット入力に 40 は遅延クロックDL-OUTが入力される。その結果、FF2 4から、出力信号として、信号DL-SETが出力される。 【0061】逓倍回路10には、また、リセット信号PL L-RSTを生成するためのラッチ25、ゲート回路28、 および、論理和回路26が備わっている。 ラッチ25の データ入力には信号DL-ACTが入力され、クロック入力に は、ゲート回路28を通じて、入力クロックINが入力さ れる。論理和回路26は、ラッチ25の出力信号と、PL L回路 1 の外部から入力される外部リセットEX-RSTとの 論理和を、リセット信号PLL-RSTとして出力する。リセ

ット信号PLL-RSTは、モード制御部50 およびパルスカウンタ9へ入力される。ゲート回路28は、ゲート回路27と同様に構成されており、モード信号MOKともとづいて、入力クロックINをラッチ25のクロック入力へ、選択的に伝達する。

【0062】通倍回路10には、さらに、位相比較器18の比較結果にもとついて、通倍回路10がロック状態にあるか否かを検出するロック検出部20が備わっている。ロック検出部20からは、検出結果を表現するロック信号LKが出力される。このロック信号LKは、後述する位相同期回路11の制御に用いられる。

【0063】PLL回路1の外部から入力される制御信号CONT1は、通倍比を指示する信号であり、パルスカウンタ9、演算器12、および、モード制御部50へ入力される。また、同じく外部から入力される制御信号CONT2は、入力クロックINの周波数の変更、または、通倍比の変更を指示する信号であり、演算器12およびモード制御部50へ入力される。

【0064】<1.3.動作モード>図3は、逓倍回路10の状態遷移図である。図3が示すように、逓倍回路10では、その動作モードが、入力クロック周期計測モードML、カウンタ演算・セットモードMC、および、微調整モードM3の3モードの間を遷移する。電源が投入され逓倍回路10が動作を開始した後に、例えば外部リセットEX-RSTを通じて、リセット信号PLL-RSTが入力されると、モード制御部50は、これ応答して、動作モードを入力クロック周期計測モードMLに設定する。入力クロック周期計測モードMLでは、入力クロックINの周期が計測される。

【0065】入力クロック周期の計測が完了すると、モード制御部50は、動作モードをカウンタ演算・セットモードルへと遷移させる。カウンタ演算・セットモードルでは、連倍回路10がロック状態となるためのカウンタ13の計数値が、演算器12によって算出され、カウンタ13へ初期値として設定される。初期値の設定が完了すると、モード制御部50は、動作モードを、通常動作モードである微調整モードM3へと遷移させる。微調整モードM3では、カウンタ13の計数値は、位相比較器18によって調整される。

40 【0066】動作モードが微調整モードM3にあるとき、制御信号CONT2によって、通倍比の変更、または、入力クロックINの周期の変更が指示されると、モード制御部50は、動作モードをカウンタ演算・セットモードM2へと遷移させる。そして、制御信号CONT2が指示する新たな大変通信に、または、制御信号CONT2が指示する新たな人でカクロックINの周期に対応したカウンタ13の計数値が、算出され、新たな初期値としてカウンタ13へ設定される。すなわち、カウンタ13の計数値が、算出された値によって更新される。カウンタ13の計数値の更新が完50 了すると、モード制御部50は、再び、動作モードを微

調整モードM3へと遷移させる。

【0067】さらに、動作モードが、カウンタ演算・セ ットモードM2、または、微調整モードM3にあっても、リ セット信号PLL-RSTが入力されると、モード制御部50 は、動作モードを入力クロック周期計測モードMIへと遷 移させる。モード制御部50が出力するモード信号MD は、例えば、図4に示すように、2ビット(モード信号 成分MD1およびMD2)で、3個の動作モードを表現する。 【0068】<1.4. 周期計測モード>図5は、入力ク ロック周期計測モードMIにおける通倍回路 1 0 の動作を 10 説明するタイミングチャートである。この動作モード は、上述したように、リセット信号PLL-RSTが入力さ れ、さらに、解除された後に開始される。この動作モー ドでは、モード制御部50は、カウンタ13をリセット し、その計数値を最小の値に設定する。入力クロック周 期計測モードMIへ移行した後に、最初に入力クロックIN が立ち上がる時刻t1までは、信号DL-ACTおよび信号DL-S ETの双方ともが、ネゲートされている。このため、時刻 が時刻t1に至るまでは、逓倍クロックN-OUTは、ロウレ ベルに固定さており、その結果、遅延クロックDL-OUT は、ハイレベルに固定されている。

17

【0069】時刻t1に入力クロックINが立ち上がると、 信号DL-ACTおよび信号DL-SETがアサートされる。その結 果、逓倍クロックN-OUTが、強制的にハイレベルに設定 される。 逓倍クロックN-OUTは、デジタルディレイライ ン16と固定遅延回路17を合わせた遅延量(遅延時 間)だけ遅れ、しかも、レベルが反転されて、遅延クロ ックDL-OUTとして現れる。このため、時刻t1から、この 遅延量だけ遅れた時点で、遅延クロックDL-OUTは、ハイ レベルからロウレベルへと遷移する。遅延クロックDL-O 30 UTがロウレベルへ遷移すると、信号DL-SETは、ネゲート される。

【0070】信号DL-SETがネゲートされると、遅延クロ ックDL-OUTが、論理和回路21および論理積回路22を 通過し、逓倍クロックN-OUTとして出力される。すなわ ち、リングオシレータが発振可能となる。これにより、 通倍クロックN-OUTとして、リングオシレータの遅延時 間を半周期(すなわち、パルス幅)とする反復的なクロ ックパルスが得られる。カウンタ13の計数値が最小値 (すなわち、ゼロ) に設定されているので、逓倍クロッ 40 クN-OUTのパルス幅は、最小値となる。

【0071】時刻t1に、入力クロックINの立ち上がるこ とにより、パルスカウンタ9がセットされる。それによ り、パルスカウンタ9は、時刻tu以後の逓倍クロックN-OUTのパルス数を計数する。

【0072】ゲート回路27は、動作モードが微調整モ ードM3にあるときに限って、信号C1を信号C2として、通 過させる。それには、ゲート回路27は、例えば、信号 C1とモード信号成分MD2の論理積を算出し、信号C2とし て出力するAND回路として構成されるとよい。図5の 50 る。演算器12は、数式1にもとづいて、初期値xを算

例では、ゲート回路27は、AND回路として構成され ている。このため、モード信号成分MD2がゼロである入 カクロック周期計測モードMIでは、信号CIは信号CIとは 無関係にロウレベルを維持する。

【0073】パルスカウンタ9は、その計数値が、制御 信号CONT1により設定される通倍比に達するごとに、信 号C1を出力するが、信号DL-ACTは、信号C1とは無関係に ハイレベルを維持する。とのため、パルスカウンタ9 は、リセットされることなく、継続的に逓倍クロックト OUTのパルス数を計測する。

【0074】モード制御部50は入力クロックINを監視 しており、時刻t1から1クロック周期後の時刻t2におい て、入力クロックINが再び立ち上がると、モード制御部 50は、動作モードを、カウンタ演算・セットモードM2 へ遷移させる。そして、時刻t2におけるパルスカウンタ 9の計数値が、演算器12へ伝達される。との計数値 は、リングオシレータの周期を単位として計測された入 カクロックINの周期に相当している。 リングオシレータ の周期は、最小の値に設定されているので、入力クロッ クINの周期が高い精度で計測される。なお、周期の計測 は、入力クロックINO1周期だけでなく、例えば、2周 期の期間にわたって行われてもよい。

【0075】 <15 カウンダ演算 セットモード>カ ウンタ演算・セットモードM2では、以下の要領で、分う シタ13に設定すべき計数値の初期値が算出される。図 6は、この初期値を算出する動作を説明するタイミング チャートである。図6が示す各変数は、以下のように定 義されている。すなわち、

c: 入力クロック周期計測モードMIで計数されたパルス

t: カウンタ13の計数値が0であるときの逓倍クロッ クN-OUTの半周期:

△d: カウンタ13の計数値が1増えるごとの、デジタ ルディレイライン16の遅延量の増分:

n:逓倍比:および、

x: カウンタ13へ設定すべき初期値;

と定義される。

【0076】とれらの変数を用いると、図6が示すよう

(入力クロックINの周期)=2t×c:

(ロック後の逓倍クロックN-OUTの周期) = 2(t + x△ の:および、

(入力クロックINの周期) = (ロック後の逓倍クロック N-OUTの周期)×n:

という関係が成り立つ。

【0077】したがって、初期値xは、

 $x=(t/\Delta d)\cdot(c/n-1)$

= (a / n) · c - a ・・・(数式1)

で与えられる。ととで、変数aは、a=t/ Δd: であ

20 び、時刻セ3から時刻セ4までの

出する。算出された初期値xは、カウンタ13へ設定される。これにより、つぎのクロック周期以後、(すなわち、入力クロックINのつぎの立ち上がり以後)では、逓倍回路10はロック状態となる。それと同時に、モード制御部50は、動作モードを微調整モードM3へと選移させる。

【0078】以上のように、通倍回路10では、その動作開始直後に、カウンタ13へ、ロック状態を実現する計数値が、初期値として設定されるので、ロック状態が速やかに実現する。入力クロック周期計測モードMLとカウンタ演算・セットモードMLとを実行するのに要する時間は、数クロック周期で足りる。したがって、リセット信号PLL-RSTが入力された後に、数クロック周期を経た後には、通倍回路10から安定した出力クロックPLL-OU 立ち上がりが、入力クロックINのつきの立ち上がり時刻。なわち、遅延クロックINのつきの立ち上がり時刻。

【0079】演算器12はソフトウェアを用いることなく、ハードウェアで構成することが可能である。変数 a は、逓倍回路10によって定まる値であり、固定遅延回路17の遅延量を、適切に設定することによって、半周期 t を、t=(nの倍数)・Δd;となるように設定することが可能である。それによって、変数 a / n を、いずれも、整数とすることができる。このとき、演算器12は、簡単な積演算および和演算を行うだけで、初期値 x を算出することが可能となる。それによって、演算器12の構成を、簡素化することができる。

Cap 1

【0080】<1.6. 微調整モード>微調整モードM3では、演算器12は休止する。とのため、カウンタ13の計数値は、位相比較器18の出力信号にのみ支配される。図7は、通倍比が4に設定されているときのカウンタ演算・セットモードM2の動作を説明するタイミングチャートである。

【0081】 微調整モードM3では、ゲート回路27は、信号CIを通過させ、信号C2としてFF23のリセット入力へ伝達する。とのため、1クロック周期の中で、逓倍クロックN-OUTのパルス数が4(逓倍比)に達すると、信号DL-ACTは、ネゲートされる。すなわち、1クロック周期の中で、逓倍クロックN-OUTが4回目に立ち下がった時点で、信号DL-ACTはネゲートされ、つぎのクロック周期の開始まで維持される。信号DL-ACTがネゲートされている期間では、既述したように、逓倍クロックN-OUTがロウレベルに固定されるとともに、パルスカウンタ9の計数動作が休止する。

【0082】遅延クロックDL-OUTは、信号DL-ACTがネゲートされた後において、通倍クロックN-OUTの立ち下がりから、デジタルディレイライン16と固定遅延回路17の遅延時間だけ遅れて、立ち上がる。ロック状態では、この立ち上がりの時刻が、つぎのクロック周期の開始時刻、すなわち、入力クロックINのつぎの立ち上がり時刻に一致する。このロック状態は、図7では、時刻150

1から時刻口2まで、および、時刻口3から時刻口4までの クロック周期において実現されている。

【0083】これに対して、リングオシレータの遅延量が低いために通倍クロックN-OUTのパルス幅(=遅延クロックDL-OUTのパルス幅)が短いと、信号DL-ACTがネゲートされた後の遅延クロックDL-OUTの立ち上がりが、入力クロックINのつぎの立ち上がり時刻よりも早まる。すなわち、遅延クロックDL-OUTの位相が入力クロックINの位相よりも進む。この状態は、時刻t12から時刻t13までのクロック周期において出現している。

【0084】これとは逆に、リングオシレータの遅延量が高いために連倍クロックN-OUTのパルス幅が長いと、信号DL-ACTがネゲートされた後の遅延クロックDL-OUTの立ち上がりが、入力クロックINのつぎの立ち上がり時刻よりも遅れる。すなわち、遅延クロックDL-OUTの位相が入力クロックINの位相よりも遅れる。この状態は、時刻 114から時刻116までのクロック周期において出現している。

【0085】位相比較器18は、入力クロックINの立ち上がりの時刻と、信号DL-ACTがネゲートされた後の最初の遅延クロックDL-OUTの立ち上がりの時刻との間で、前後関係を監視し、その結果にもとづいて、それら二つのクロックの位相の前後関係を判定する。このことは、位相比較器18が、遅延クロックDL-OUT(実質上、逓倍クロックN-OUTと同等)を4(逓倍比)倍に分周してなる分周クロックの位相と、入力クロックINの位相とを、比較することと等価である。双方の位相が一致するとき、すなわち、逓倍回路10がロック状態にあるときには、位相比較器18は、カウンタ13の計数値を変更しない。このため、本来であればロック状態は、そのまま維持される。

【0086】ところが、時刻t12から時刻t13までのクロ ック周期に例示するように、何らかの影響、例えば、温 度変化、電圧変化、あるいは、ノイズの影響によって、 逓倍クロックN-OUTのパルス幅が短くなると、位相比較 器18は、遅延クロックDL-OUTの位相が、入力クロック INの位相よりも早いと判定し、その結果、カウンタ13 は、その計数値を、1クロック周期ごとに1ずつ加算す る。したがって、遅延クロックDL-OUTのパルス幅が、段 階的に長くなってゆき、一般に複数クロック周期(図7 では1クロック周期)の後に、ロック状態へ復帰する。 【0087】時刻t14から時刻t16までのクロック周期に 例示するように、通倍クロックN-OUTのパルス幅が長く なると、位相比較器18は、遅延クロックDL-OUTの位相 が、入力クロックINの位相よりも遅いと判定し、その結 果、カウンタ13は、その計数値を、1クロック周期で とに1ずつ減算する。それにより、遅延クロックDL-OUT のパルス幅が短くなり、一般に複数クロック周期の後 に、ロック状態へ復帰する。

【0088】とのように、微調整モードM3では、逓倍ク

ロックN-OUTのパルス幅に変動があって、逓倍回路10 がロック状態から離れても、位相比較器18の働きによ り、ロック状態への復帰が達成される。すなわち、逓倍 クロックN-OUTとして、その周波数が入力クロックINの 周波数の逓倍比だけ逓倍されたクロック信号が、安定し

【0089】〈1.7年通倍比の変更〉つぎに、通倍比を 変更する場合の逓倍回路10の動作について説明する。 通倍比を変更する際には、制御信号CONT2が入力され る。制御信号CONT2は、例えば、9ビット幅の信号[0: 8] であり、通倍比の変更を指示する際には、その第0 ビット[0]が、所定の値(例えば、1)に設定される。 変更すべき逓倍比の値は、制御信号CONT1によって指定 される。

【0090】図8は、逓倍比の変更にともなう逓倍回路 10の動作を説明するタイミングチャートである。時刻 t21において、第0ビット[0]に1が入力されると、モー ド制御部50は、つぎのクロック周期(時刻t22~時刻t 23) では、動作モードをカウンタ演算・セットモードM2 へ選移させる。すると、演算器12は、制御信号CONT1 が指示する新たな逓倍比に相応して、カウンタ13に新 たな初期値として設定すべき計数値を算出する。この新 たな初期値は、以下の要領で算出される。

【0091】すなわち、

て出力される。

c:入力クロック周期計測モードMIで計数されたパルス

t: カウンタ13の計数値が0であるときの逓倍クロッ クN-OUTの半周期:

△d: カウンタ13の計数値が1増えるごとの、デジタ ルディレイライン16の遅延量の増分:

n: 変更前の逓倍比:

N: 変更後の逓倍比:

x0:カウンタ13の変更前の計数値;および、

x: カウンタ13へ設定すべき新たな初期値;

を用いると、数式1から、つぎの関係:

x0=(t / Δd)・(c / n - 1);および、

 $x=(t / \Delta d) \cdot (c / N - 1);$

が導かれる。

【0092】したがって、変数j=N/n;を定義する と、

 $x = \{t / (j \cdot \Delta d)\} - (t / \Delta d) + (x0 / j)$ •••• (数式2)

が導かれる。

【0093】演算器12は、数式2にもとづいて、初期 値xを算出する。算出された初期値xは、カウンタ13 へ設定される。とれにより、図8が例示するように、つ ぎのクロック周期以後、(時刻t23以後)では、逓倍回 路10は、新たな逓倍比Nの下で、ロック状態となる。 それと同時に、モード制御部50は、動作モードを微調 整モードM3へと遷移させる。以上のように、逓倍回路 1

0では、逓倍比の変更を行うときにも、カウンタ13 へ、ロック状態を実現する計数値が、初期値として設定 されるので、ロック状態が速やかに実現する。

【0094】〈1.8. グロック周期の変更〉つぎに、ク ロック周期、すなわち、入力クロックINの周期を変更す る場合の通倍回路10の動作について説明する。クロッ ク周期を変更する際にも、制御信号CONTZが入力され る。制御信号CONT2が、例えば、9ビット幅の信号 [0: 8] である場合には、クロック周期を変更を指示する際 10 には、その第1ビットから第8ビットの信号[1:8]によ って、変更後のクロック周期と変更前のクロック周期の 比率iが指定される。

【0095】図9は、信号[1:8]の値の一例を表形式で 示す説明図である。図9の例では、信号[1:8]の中のい ずれかのビットを1に設定することによって、比率iの 値が指定される。例えば、比率iとして、1/3を指示 したいときには、第6ビットが1に設定される。

【0096】モード制御部50は、制御信号CONT2の第 1~第8ビット[1:8]に、比率iを指示する値が入力され ると、動作モードをカウンタ演算・セットモードM2へ遷 移させる。すると、演算器12は、比率iで指示される 新たなクロック周期に相応して、カウンタ13に新たな 初期値として設定すべき計数値を算出する。この新たな 初期値は、数式2において、比率jを比率iへ置き換える ことによって、

 $x = \{t / (i \cdot \Delta d)\} - (t / \Delta d) + (x0 / i)$ ・・・・(数式3)

として導かれる。ととで、

x0:カウンタ13の変更前の計数値;および、 30 x: カウンタ13へ設定すべき新たな初期値; である。

【0097】演算器12は、数式3にもとづいて、初期 値xを算出する。算出された初期値xは、カウンタ13 へ設定される。とれにより、例えば、つぎのクロック周 期以後では、逓倍回路10は、新たな逓倍比Nの下で、 ロック状態となる。それと同時に、モード制御部50 は、動作モードを微調整モードM3へと遷移させる。以上 のように、 通倍回路 10 では、 クロック周期の変更を行 うときにも、カウンタ13へ、ロック状態を実現する計 40 数値が、初期値として設定されるので、ロック状態が速 やかに実現する。

【0098】<1.9. リセット>ととで、ラッチ25お よびゲート回路28の動作について説明する。ゲート回 路28は、ゲート回路27と同様に、動作モードが微調 整モードM3にあるときに限って、入力クロックINを通過 させ、ラッチ25のクロック入力へ伝達する。それに は、ゲート回路28は、例えば、入力クロックINとモー ド信号成分MD2の論理積を出力するAND回路として構 成されるとよい。

【0099】微調整モードM3では、1クロック周期の間 50

24

に、信号DL-ACTがネゲートされることがなければ、それ は、1クロック周期の間に、通倍クロックN-OUTとし て、通倍比に相当する個数(例えば4個)のパルスが出 力されていないことを意味する。このとき、ラッチ25 は、ハイレベルの信号を出力する。それにより、リセッ ト信号PLL-RSTがアサートされるので、動作モードは、 入力クロック周期計測モードMIへ、強制的に移行する。 そして、カウンタ13の計数値が、算出し直される。と れにより、信号DL-ACTが、アサートされ続けるという不 測の事態を、確実に回避することが可能となる。

【0100】<1.10. 位相同期回路>つぎに、図2へ戻 って、位相同期回路11の構成と動作について説明す る。位相同期回路11では、逓倍クロックN-OUTは、デ ジタルディレイライン33および固定遅延回路34を通 過することにより、ある遅延量だけ遅延され、出力クロ ックPLL-OUTとして出力される。デジタルディレイライ ン33は、デジタルディレイライン16と同様に、可変 遅延回路として構成されており、選択自在に縦属接続可 能な複数の遅延素子を備えている。その遅延量は、縦属 接続される遅延索子の個数に比例して、段階的に変える ことが可能となっている。

【0101】デジタルディレイライン33の遅延量は、 カウンタ31の計数値によって決定される。カウンタ3 1は、例えば、8ビットのデジタルカウンタとして構成 されている。二進数で表現されるカウンタ31の計数値 は、デコーダ32によってデコードされた上で、デジタ ルディレイライン33へと入力される。その結果、デジ タルディレイライン33の遅延量は、カウンタ31の計 数値に比例して変化する。したがって、出力クロックPL L-OUTの通倍クロックN-OUTに対する遅延量は、カウンタ 30 31の計数値と線形的な関係を持って、変化する。しか も、カウンタ31がデジタルカウンタであり、その計数 値が、整数であるために、出力クロックPLL-OUTの遅延 量は、段階的に変化する。

【0102】カウンタ31には、位相比較器35および 演算器30が接続されている。位相比較器35は、ゲー ト回路36を通じてカウンタ31へ接続されている。位 相比較器35は、出力クロックPHIPの位相と入力クロッ クINの位相とを、入力クロックINの1周期ごとに比較 し、出力クロックPHIPの位相が進んでおれば、カウンタ 13の計数値を加算し、逆に、遅れておれば減算する。 また、双方の位相が一致しておれば、計数値は一定に保 持される。すなわち、位相比較器35は、双方の位相の ずれを解消するように、言い換えると、位相同期回路 1 1がロック状態となるように、カウンタ31の計数値を 加算または減算する。

【0103】ゲート回路36は、ロック検出部20が出 力するロック信号LKにもとづいて、位相比較器35の出 力信号を選択的にカウンタ31へ伝達する。すなわち、 ゲート回路36は、逓倍回路10がロック状態にあると 50 y=2·x- ((r-2·t) / Δd)

きに限って、位相比較器35の出力信号をカウンタ31 へ伝達する。そのためには、ゲート回路36は、例え ば、図10が示すように、位相比較器35の出力信号と ロック信号IKとの論理積を出力するAND回路を備える とよい。

【0104】このように、通倍回路10の動作が、ロッ ク状態から外れているときには、位相比較器35による カウンタ31の計数値の更新は休止される。 とのため、 背景技術としてのクロック生成回路151に見られたジ ッタの問題が解消される。

【0105】演算器30は、演算器12によって逓倍回 路10のカウンタ13の計数値が更新された直後、言い 換えると、動作モードがカウンタ演算・セットモードM2 から微調整モードM3へと移行した直後に、出力クロック PHIPと入力クロックINとの間の位相が一致するための計 数値、すなわち、位相同期回路11がロック状態となる ための計数値を、あらかじめ算出し、初期値としてカウ ンタ31へ設定する。より詳細には、演算器30は、通 倍回路10の動作モードがカウンタ演算・セットモード M2へ移行した後、逓倍回路10のロック状態がロック検 出部20によって最初に検出された時点で、演算動作を 開始する。このように、カウンタ31の計数値が、位相 比較器35と演算器30のいずれによって更新されるか は、 逓倍回路 10の動作モードに依存する。

【0106】カウンタ31の初期値は、カウンタ13の 計数値にもとづいて、以下の要領で算出される。すなわ

x: カウンタ13の計数値:

t: カウンタ13の計数値が0であるときの逓倍クロッ クN-OUTの半周期:

Δd: カウンタ13の計数値が1増えるごとの、デジタ ルディレイライン16の遅延量の増分:

r: カウンタ31の計数値が0であるときの出力クロッ クPHIPと入力クロックINの間の位相差

v: カウンタ31へ設定すべき初期値;および、

△u:カウンタ31の計数値が1増えるごとの、デジタ ルディレイライン33の遅延量の増分:

とすると、図11のタイミングチャートからわかるよう

 $y \cdot \Delta u = 2 \cdot (t + x \cdot \Delta d) - r$: の関係が成り立つ。

【0107】 これにより、

 $y=2 \cdot x (\Delta d / \Delta u) - \{ (r-2 \cdot t) / \Delta u \}$

•••• (数式4)

が得られる。ととで、デジタルディレイライン16とデ ジタルディレイライン33との間で、遅延量の増分が同 一であれば、

 $\Delta u = \Delta d$:

であるので、数式4は、

・・・(数式5)

(14)

によって、簡単に表現される。

【0108】演算器30は、数式4または数式5にもとづいて、初期値yを算出する。算出された初期値yは、カウンタ31へ設定される。これにより、例えば、つぎのクロック周期以後では、位相同期回路11は、ロック状態となる。このため、PLL回路1が動作を開始したとき、通倍比が変更されたとき、および、クロック周期が変更されたときに、通倍回路10と位相同期回路11の双方において、ロック状態が速やかに実現する。すなわち、出力クロックFHIP、PHIA、PHIB、PHICとして、入力10クロックINに同期し、しかも、周波数が通倍されたクロックが、背景技術としてのクロック生成回路151に比べてはるかに短い、周期計測または演算に要する数クロック周期の後に得られる。

25

【0109】演算器30も、演算器12と同様に、ソフトウェアを用いることなく、ハードウェアで構成することが可能である。変数rは、位相同期回路11によって定まる値であり、固定遅延回路34の遅延量を、適切に設定することによって、変数rを、整数kを用いて、

 $(r-2 \cdot t) / \Delta d = k;$

1. 15

となるように設定することが可能である。このとき、数 式5は、

y=2·x-k ····(数式6)

によって、さらに、簡単に表現することができる。それによって、演算器30は、簡単な積演算および和演算を行うだけで、初期値yを算出することが可能となる。それによって、演算器30の構成を、簡素化することができる。

【0110】演算器30は、モード信号MDC応答して動作する代わりに、ロック信号LKC応答して動作してもよ 30 い。すなわち、逓倍回路10がロック状態から外れ、その後、ロック状態を回復したことが、ロック検出部20 によって検出されたときに、演算器30が演算動作を行ってもよい。

【0111】<2. 実施の形態2>クロック生成回路が出力するクロックの供給を受ける回路(例えば、図1に例示する回路6~8)が、クロック生成回路とともに、同一の半導体チップの中に作り込まれており、しかも、回路6~8のいずれかの中に、演算器12(図2)の機能を果たし得る演算器を備える半導体装置が存在し得る。図12は、そのような半導体装置の一例を示すブロック図である。

【0112】この装置では、回路8の中に演算器40が備わっている。この演算器40は、例えば、CPUと、その動作を規定するプログラムが搭載された半導体メモリとを備えたマイクロコンピュータであってもよく、あるいは、ハードウェアのみで積和演算を実行する演算器であってもよい。図8の半導体装置では、クロック生成回路102は、回路8との間で、演算器40を共有している。

【0113】そして、PLI回路1には、演算器12が設けられず、演算器12が果たすべき演算機能は、演算器40によって達成される。また、演算器12に対して授受されるべき各種の信号が、そのまま演算器40に対して授受されるように、PLI回路1と演算器40との間に信号線が配設される。演算器40は、回路8のための通常処理を行うとともに、信号線を通じて供給されるモード信号MDに応答して、演算器12が行うべき演算処理を、割り込み処理として実行する。

10 【0114】クロック生成回路102には、さらに、マルチプレクサ41が設けられる。マルチプレクサ41は、PLL回路1から供給されるモード信号MDCに答して、入力クロックINと出力クロックPHICとのいずれかを選択して、出力クロックPHICにとして演算器40へ供給する。すなわち、PLL回路1の中の逓倍回路10の動作モードが、入力クロック周期計測モードMIまたはカウンタ演算・セットモードMCにあるときには、マルチプレクサ41は、入力クロックINを選択し、それ以外のときには、出力クロックPHICを選択する。演算器40は、出力クロックPHICにに同期して動作する。

【0115】これによって、演算器40は、回路8における本来の演算動作と、演算器12が行うべき演算とを、いつでも切替自在に実行することが可能となる。PL 回路1が動作を開始した直後の出力クロックPHICが安定しない時期においても、演算器40は、入力クロックINの供給を受けることによって、演算器12が果たすべき演算を実行することができる。

【0116】また、PLL回路1が動作を開始した直後の出力クロックPHIP、PHIA、PHIB、PHICが安定しない時期では、回路6~8は本来の処理を開始しない。この休止の期間に、演算器40を利用して、演算器12が行うべき演算処理を行わせることができる。したがって、少なくとも、PLL回路1が動作を開始した直後においては、回路6~8の本来の動作を妨げることなく、演算器40を有効に利用することができる。

【0117】さらに、逓倍比の変更、および、クロック 周期の変更の際にも、演算器40が回路8の本来の処理 を休止して、割り込み処理としてPLに回路1のために実 行される演算処理に要する期間は、1~数クロック周期 であり、回路8の本来の処理への影響は希少である。

【0118】また、図13が示すように、演算器40が、PLL回路1に本来備わる演算器30の機能を肩代わりするように、クロック生成回路を構成することも可能である。このクロック生成回路102aでは、演算器40は、回路8のための通常処理を行うとともに、信号線を通じて供給されるモード信号MDおよびロック信号LKに応答して、演算器30が行うべき演算処理を、割り込み処理として実行する。それと同時に、マルチブレクサ41は、モード信号MDとロック信号LKとにもとづいて、演算器40が通常処理を行うときには、出力クロックPHIC

を選択し、割り込み処理を行うときには、入力クロック INを選択する。

【0119】クロック生成回路102aにおいても、クロック生成回路102と同様の効果が得られる。すなわち、PLL回路1が動作を開始した直後の出力クロックPHI Cが安定しない時期においても、演算器40は、入力クロックINの供給を受けることによって、演算器30が果たすべき演算を実行することができる。また、回路8の通常処理への影響を少なくして、演算器40を有効に利用することができる。

【0120】<3. 実施の形態3>つぎに、演算器12を除去するととのできる別の形態について説明する。固定遅延回路17の遅延量を適切に設定することによって、数式1における半周期tを、整数mを用いて、 $t=2^n\cdot\Delta d$;

となるように設定することが可能である。このとき、数式1は、

x=2ⁿ·c/n-a ···(数式7) と表現される。

(100

【0121】との場合には、図2の逓倍回路10の一部 20 を、図14が示すように変更することによって、演算器 12を除去することが可能となる。ただし、この逓倍回 路10aでは、逓倍比の変更、および、クロック周期の 変更に際して、デジタルディレイライン16の遅延量が、演算にもとづいて設定されるという動作は、前提と されない。逓倍回路10aでは、リセット信号PLL-RST が入力された後に、ロック状態を実現するためのデジタルディレイライン16の遅延量の設定が、演算器12なしで行われる。

【0122】図14の例では、パルスカウンタ9の一例 30 として、構造の簡単なシフトレジスタ45が用いられて いる。シフトレジスタ45は、複数のレジスタ46と、 マルチプレクサ47とを備えている。複数のレジスタ4 6は、縦属接続されており、逓倍クロックN-OUTを、順 送りに保持する。マルチプレクサ47は、複数のレジス タ46が保持する値が、制御信号CONT1が指示する通倍 比に達すると、バルスを出力する。このパルスによっ て、複数のレジスタ46が保持する値は、初期化され る。したがって、シフトレジスタ45は、逓倍クロック N-OUTが、逓倍比に達するごとに、パルスを出力する。 【0123】シフトレジスタ45が出力する信号は、セ レクタ48を通じて、カウンタ13へ入力される。セレ クタ48は、モード信号MDにもとづいて、シフトレジス タ45の出力信号と、位相比較器18の出力信号のいず れかを選択して、カウンタ13へ伝達する。すなわち、 セレクタ48は、リセット信号PLL-RSTが入力された後 に、逓倍回路10aの動作モードが、最初に微調整モー ドM3へ至るまでの期間には、シフトレジスタ45の出力 信号を選択し、それ以外の期間では、位相比較器18の 出力信号を選択する。

【0124】リセット信号PLL-RSTが入力されると、通 倍回路10と同様に、カウンタ13の計数値は、まず、 ゼロに初期化される。とれにより、最小の周期を持つ通 倍クロックN-OUTが、シフトレジスタ45へ入力され る。シフトレジスタ45は、入力クロックINの立ち上が り時刻に、通倍クロックN-OUTの計数を開始する。した がって、入力クロックINの1周期(すなわち、1クロッ ク周期)の間に、シフトレジスタ45からカウンタ13 へと、通倍クロックN-OUTのバルス数と通倍比との比 2、すなわち、数式7における変数c/nに相当する個 数のバルスが、伝達される。

【0125】カウンタ13は、シフトレジスタ45からパルスが入力されるどとに、計数値を1ずつ加算する。その結果、シフトレジスタ45が計数を開始してから、1クロック周期を経た時点で、カウンタ13の計数値は、変数c/nに一致している。この時点で、カウンタ13の計数値が、+mビットだけ、ビットシフトされた上で、デコーダ15には、ア・c/nに相当する値が、入力される。【0126】デコーダ15の出力信号は、-aだけビットシフトされた上で、デジタルディレイライン16には、数式7で与えられる計数値xに相当する値が入力される。すなわち、逓倍回路10において演算器12を通じて設定される値と同一の値が、デジタルディレイライン16に付与される。

【0127】デジタルディレイライン16への遅延量の 設定が完了すると、動作モードは、微調整モードM3へ遷 移し、カウンタ13には位相比較器18の出力信号が入 力される。これにより、通倍回路10の微調整モードM3 と同様の動作が実現する。

【0128】<4. 実施の形態4>つぎに、演算器30を除去することのできる別の形態について説明する。数式6が成り立つように、固定遅延回路34の遅延量が設定されている場合には、図2の逓倍回路11の一部を、図15が示すように変更することによって、演算器30を除去することが可能となる。

【0129】との位相同期回路11aでは、位相同期回路11における演算器30の代わりに、カウンタ31が、モード信号MDおよびロック信号LKによって、制御される。通倍回路10aにおいても通倍回路10と同様に、カウンタ31の計数値は、通常においては、ゲート回路36を通じて入力される位相比較器35の出力信号によって、加算または減算される。

【0130】そして、リセット信号PLL-RSTが入力された後、通倍比が変更されるとき、および、クロック周波数が変更されるときには、カウンタ31の計数値は、カウンタ13の計数値によって更新される。より詳細には、通倍回路10(図2)において、演算器12によってカウンタ13の計数値が設定された後に、通倍回路1

30

0がロック状態となったときに、カウンタ31の計数値は、カウンタ13によって設定される。このとき、カウンタ13の計数値xは、+1ビットだけビットシフトされた上で、カウンタ31へ入力される。その結果、カウンタ31の計数値として、2・xの値が設定される。

【0131】カウンタ31の計数値は、デコーダ32でデコードされる。デコーダ32の出力信号は、一成は ビットシフトされた上で、デジタルディレイライン33 へ入力される。その結果、デジタルディレイライン33 には、数式6で与えられる計数値yに相当する値が入力 10 される。すなわち、通倍回路11において演算器30を 通じて設定される値と同一の値が、デジタルディレイライン33に付与される。デジタルディレイライン33へ の遅延量の設定が完了すると、カウンタ31にはゲート 回路36からの信号が入力される。

【0132】なお、カウンタ31は、モード信号MDの制御を受けずに、ロック信号LKにのみ応答して動作してもよい。すなわち、避倍回路10がロック状態から外れ、その後、ロック状態を回復したことが、ロック検出部20によって検出されたときに、カウンタ13の計数値が20カウンタ31へ設定されてもよい。

(---

【0133】<5. 実施の形態5>ととでは、リセット信号PLL-RSTを生成する別の形態について説明する。図16に示す通倍回路10bは、パワーオンリセット回路60を備えており、その出力信号であるパワーオンリセット信号PW-RSTが、ラッチ25の出力信号、および、外部リセットEX-RSTとともに、論理和回路26aへ入力されている。論理和回路26aは、3個のリセット信号の論理和を算出し、リセット信号PLL-RSTとして出力する。

【0134】図17は、逓倍回路10bの動作を説明するタイミングチャートである。パワーオンリセット回路60は、電源電圧Vccを監視しており、電源電圧Vccがあらかじめ設定された値よりも低くなると、パワーオンリセット信号PW-RSTをアサートする。したがって、電源が投入された後において、電源電圧Vccが、パワーオンリセット回路60が動作可能な程度に高くなると、パワーオンリセット回路60は、一旦、パワーオンリセット信号PW-RSTをアサートする(時刻t31)。この信号は、論理和回路26aにより、リセット信号PLL-RSTとして、そのまま、モード制御部50およびパルスカウンタ9へ伝えられる。

【0135】それにより、モード制御部50 およびバルスカウンタ9は、初期化される。そして、PLL回路1の各部の動作が安定するほどに電源電圧Vccが十分に高くなった時点(時刻t32)で、パワーオンリセット回路60は、パワーオンリセット信号PW-RSTをネゲートする。それにより、入力クロック周期計測モードMIの動作が開始される。

【0136】電源投入後に電源電圧Vccが安定せず、そ

のために、デジタルディレイライン16などの遅延量が 安定しない期間に、入力クロック周期計測モードMIおよ びカウンタ演算・セットモードMZの動作が行われると、 カウンタ13の計数値として最適な値が設定されず、ロック状態に至るまでに、比較的長い期間を要する場合が 有り得る。しかしながら、通倍回路10bでは、パワー オンリセット回路60が備わるために、このような不具 合を回避することができる。

【0137】パワーオンリセット回路60を備える代わりに、図18に示す避倍回路10cのように、クロック生成回路の外部から入力されるパワーオンリセット信号PW-RSTを中継する端子を備えてもよい。また、図19に示す避倍回路10dのように、パワーオンリセット回路60が設けられ、パワーオンリセット信号PW-RSTが、リセット信号PLL-RSTとは別個に、モード制御部50へ入力される形態を採ることも可能である。パワーオンリセット信号PW-RSTは、カウンタ13にも伝達される。

【0138】 連倍回路10dでは、パワーオンリセット信号PW-RSTがアサートされ、その後にネゲートされたときには、モード制御部50は、図3に示したモード遷移の例外として、動作モードを入力クロック周期計測モードMIへ遷移させることなく、微調整モードM3へ設定する。同時に、カウンタ13の計数値は、パワーオンリセット信号PW-RSTによって、最小の値に初期化される。したがって、その後、背景技術としての連倍回路71(図21)の初期動作(図22)と同様に、ロック状態が実現するまで、カウンタ13の計数値が、クロック周期ごとに加算される。

【0139】 通倍比の変更、および、クロック周期の変 更の際には、通倍回路10(図2)と同様に、演算器12によって、カウンタ13の計数値が算出される。また、パワーオンリセット信号PW-RSTがアサートされず、外部リセットEX-RSTがアサートされたとき、あるいは、ラッチ25が出力信号をアサートしたときには、図3が示すとおりに、動作モードは、入力クロック周期計測モードMLへ移行する。このように、パワーオンリセット信号PW-RSTがアサートされたときに限って、演算器12によるカウンタ13の計数値の設定を禁止することによって、電源投入直後に、ロックに至るまでの時間が、背景40技術としての逓倍回路71よりも、長くなることを抑えることが可能となる。

[0140]

【発明の効果】第1の発明の回路では、制御信号に応答して、二つの位相のずれを解消する計数値がカウンタへ設定されるので、計数値の段階的な加算または減算を待つことなく、二つの位相が一致した状態、すなわち、ロック状態を、短時間で実現することができる。

【0141】第2の発明の回路では、制御信号に応答して、入力クロックの周期が計測されるので、周期の値を 50 外部から指示する必要がない。

32

【0142】第3の発明の回路では、クロック生成回路の動作開始から最初に二つの位相の一致が得られるまで、すなわち、最初にロック状態となるまで、演算器は計数値の算出および設定を行わない。このため、この期間では、計数値は、位相比較器の比較結果にもとづいて、ロック状態が実現するまで、段階的に変化する。このため、電源電圧が安定しない期間に不正確な計数値がカウンタに設定されることにより、ロック状態へ至る期間が長くなるという可能性を、排除することができる。 【0143】第4の発明の回路では、通倍比の変更を指 10

【0143】第4の発明の回路では、通倍比の変更を指示する信号に応答し、この信号が指示する変更後の通倍比に対応した計数値が算出され、カウンタへ設定されるので、通倍比の変更を行う際にも、新たな通倍比の下でのロック状態が、速やかに実現する。

【0144】第5の発明の回路では、入力ロックの周期の変更後と変更前の比率を指示する信号にもとづいて、変更後の入力クロックの周期に対応した計数値が算出され、カウンタに設定されるので、入力クロックの新たな周期の下でのロック状態が、速やかに実現する。

【0145】第6の発明の回路では、演算器が計数値の 20 算出および設定以外の演算処理をも実行可能であり、演算器へ供給されるクロックが、マルチブレクサによって、演算器の動作に応じて選択される。このため、本来であれば、クロック生成回路の出力クロックの供給を受けて動作する回路に備わるCPUなどの演算器を、クロック生成回路の演算器として有効利用することが可能である。すなわち、クロック生成回路の構成を簡素化することができ、チップ面積を縮小化することが可能となる。

【0146】第7の発明の回路では、カウンタへ、位相比較器の出力とパルスカウンタの出力とが選択的に入力 30され、しかも、カウンタの計数値が、適切に設定されたシフト幅でピットシフトされた上で、可変遅延回路へ伝えられる。すなわち、第1の発明の回路の演算器の機能が、パルスカウンタ、カウンタ、および、デコーダによって等価的に果たされる。したがって、カウンタの計数値の段階的な加算または減算を待つことなく、二つの位相が一致した状態、すなわち、ロック状態を、短時間で実現することができる。

【0147】第8の発明の回路では、リセット信号に応答して、セレクタが動作するので、必要に応じて、リセ 40ット信号を入力することによって、ロック状態への速やかな移行を実現することができる。

【0148】第9の発明の回路では、リセット信号に応答して、カウンタの計数値が、遅延量を最小にする値に初期化されるので、最小のパルス幅で、入力クロックの周期を計測することができる。このため、ロック状態を実現する計数値が、高い精度で算出される。

【0149】第10の発明の回路では、パワーオンリセット回路が備わるので、例えば電源電圧が立ち上がった直後など、電源電圧が不安定である期間に、計数値の算 50

出が低い精度で行われることを回避することができる。 それによって、ロック状態へ至る期間が長くなること を、防止することができる。

【0150】第11の発明の回路では、リセット回路が備わるので、入力クロックの1周期の間に、通倍比に相当する個数のパルスが出ないという状態が継続し、ロック状態へ至らないという不測の事態を、回避することができる。

【0151】第12の発明の回路では、第2可変遅延回路、第2位相比較器、および、第2カウンタが備わるので、入力クロックの周波数が通倍されるだけでなく、入力クロックに同期した出力クロックが得られる。しかも、第1位相比較器が比較する二つの位相が一致しているときに限って、第2カウンタの計数値が変化するので、出力クロックと通倍クロックとの間の位相差に、ジッタが生じるという問題点が解消される。それによって、出力クロックと入力クロックとの間の位相がずれたときに、位相の一致が回復するまでの期間が短縮される。

【0152】第13の発明の回路では、第2可変遅延回路、第2位相比較器、および、第2カウンタが備わるので、入力クロックの周波数が運信されるだけでなく、入力クロックに同期した出力クロックが得られる。しかも、制御信号に応答して、入力クロックと出力クロックとの二つの位相のずれを解消する計数値がカウンタへ設定されるので、計数値の段階的な加算または減算を待つことなく、二つのクロックが同期した状態、すなわち、ロック状態を、短時間で実現することができる。

【0153】第14の発明の回路では、演算器が計数値 の算出および設定以外の演算処理をも実行可能であり、 演算器へ供給されるクロックが、マルチプレクサによっ て、演算器の動作に応じて選択される。このため、本来 であれば、クロック生成回路の出力クロックの供給を受 けて動作する回路に備わるCPUなどの演算器を、クロッ・ ク生成回路の演算器として有効利用することが可能であ る。すなわち、クロック生成回路の構成を簡素化するこ とができ、チップ面積を縮小化することが可能となる。 【0154】第15の発明の回路では、第2可変遅延回 路、第2位相比較器、および、第2カウンタが備わるの で、入力クロックの周波数が通倍されるだけでなく、入 カクロックに同期した出力クロックが得られる。しか も、制御信号に応答して、第1カウンタの計数値が1ビ ットシフトされた上で第2カウンタへ設定され、第2カ ウンタの計数値が、適切に設定されたシフト幅でピット シフトされた上で、第2可変遅延回路へ伝えられる。す なわち、第13の発明の回路の演算器の機能が、第2カ ウンタ、および、デコーダによって等価的に果たされ る。したがって、第2カウンタの計数値の段階的な加算 または減算を待つことなく、出力クロックと入力クロッ クとの二つの位相が一致した状態、すなわち、ロック状 (18)

態を、短時間で実現することができる。

【0155】第16の発明の回路では、第1位相比較器が比較する二つの位相の一致が回復したときに、演算器による計数値の算出および設定が行われるので、出力クロックと通倍クロックとの間の位相差に、ジッタが生じることなく、出力クロックの位相を入力クロックの位相へと速やかに一致させることができる。

【0157】第18の発明の装置は、第1ないし第17のいずれかのクロック生成回路が供給する出力クロック に同期して動作する回路を備えているので、回路の安定 した動作が、速やかに実現する。

【図面の簡単な説明】

【図1】 実施の形態1のクロック生成回路のブロック 20 図である。

【図2】 図1のPLL回路のブロック図である。

【図3】 図2の逓倍回路の状態遷移図である。

【図4】 図2のモード制御部が出力するモード信号の 説明図である。

【図5】 図3の周期計測モードのタイミングチャート である。

【図6】 図3の演算・セットモードの動作説明図である。

【図7】 図3の微調整モードのタイミングチャートで 30 ある。

【図8】 図3の演算・セットモードのタイミングチャートである。

【図9】 図2の制御信号CONT2の値の一例を示す説明図である。

【図10】 図2のロック検出部とゲート回路の回路図 である。

【図11】 図2の位相同期回路の動作説明図である。*

【図13】 実施形態2の別のクロック生成回路のブロック図である。

【図14】 実施の形態3の通倍回路の一部のブロック 図である。

【図15】 実施の形態4の位相同期回路の一部のブロック図である。

【図16】 実施の形態5の通倍回路の一部の回路図である。

【図17】 図16の逓倍回路のタイミングチャートである。

【図18】 実施の形態5の別の通倍回路の一部の回路 図である。

【図19】 実施の形態5のさらに別の通倍回路の一部の回路図である。

【図20】 背景技術としてのクロック生成回路のプロック図である。

【図21】 図20の逓倍回路のブロック図である。

【図22】 図21の逓倍回路のタイミングチャートである。

【図23】 図20の位相同期回路のブロック図である。


【図24】 図23の位相同期回路のタイミングチャートである。

【図25】 図20のクロック生成回路のタイミングチャートである。

【符号の説明】

9 パルスカウンタ、12,30,40 演算器、13,31 カウンタ、15,32 デコーダ、16 デジタルディレイライン(可変遅延回路)、18,35 位相比較器、25 ラッチ(リセット回路)、41 マルチブレクサ、48 セレクタ、60 パワーオンリセット回路、CONT1 制御信号、CONT2 制御信号、EX-RST外部リセット(リセット信号)、IN 入力クロック、N-OUT 通倍クロック(出力クロック)、PLL-RST リセット信号(制御信号)、PW-RSTパワーオンリセット信号(リセット信号)、Vcc 電源電圧、x,y 計数値。


【図1】





【図4】

| 動作モード | MD 1 | MD 2 |
|----------------|------|------|
| 入力クロック周期計例モード | 0 | ٥ |
| カウンク波算・セットモード | 1 | 0 |
| 微調整 (通常動作) モード | 1 | 1 |


【図2】








(---




位相両期部デコ・

ートピットシフト

デジタルディレイライン [B] ―33





^{ո-օո}ւյնանական արանանան հարաանան հարաանան հարաարան հարարան հարարան հարարան հարարան հարարան հարարան հարարան հարա

